Gazzillion Misses™

Gazzillion Misses内置于我们完全可定制的64位RISC-V家族内核中，
且用于重度内存应用，帮助避免在访问片外内存时产生的延迟。

传统的处理器遵循“走走停停”的操作模式。下图显示了沿6级管道向下流动的5条加载指令（紫色）。
在“A”阶段（ALU/地址生成）之后，加载遇到cache未命中（“M”，红色框）。
处理器向内存发出请求并继续处理。
然而，在四条指令之后的后续cache未命中时，处理器无法发出更多的内存请求，因此，
它必须等待第一次cache未命中的数据从内存返回，然后才能继续。
实际上，在下面的例子中，处理器将空闲大约100个时钟周期。

相反地，Semidynamics Gazzillion™ 技术允许处理器发送高达128条请求至内存系统，
而其它内核只能容忍极少cache缺失。这意味着处理器在先前缺失被服务时持续进行有效处理。
下图显示在处理器停滞等待内存访问完成前是如何将高达128次缺失发送至内存系统的。这就将空闲
时间几乎降为零。因为停滞发生与每一次cache缺失解决时间非常相近。

由前述解释可见，下图对比了含有Gazzillion技术的Atrevido和
Avispado内核与市面其它流行内核

图中，横轴代表每个内核每周期退休/发出的指令数量，纵轴显示每个内核支持的待处理缺失的最大值。

可见Atrevido和Avispado分别可以处理高达64或128次缺失，在所有其它内核中脱颖而出，
无论对手是否是RISC-V标准。